PART14순차 논리회로(Sequential Logic Circuit)

목적

• 1.RS 플립플롭과 JK 플립플롭의 동작 원리와 특성을 실습을 통해 이해한다.
• 2.카운터와 쉬프트 레지스터의 동작원리와 설계방법에 대하여 알아본다.

실험 1 :RS 플립플롭(RS Flip - Fliop)

이론

기본 플립플롭은 비동기식 순차논리회로이다(M-14의 회로-1). 기본 회로의 입력에 게이트를 추가해서 플립플롭이 한 클럭 펄스 발생기간 동안에만 입력에 응답하도록 만들 수 있다. 그림 14-2 (a)의 클럭부 RS 플립플롭은 기본 NOR 플립플롭과 2개의 AND 게이트로 구성되어 있다. 두 AND 게이트의 출력은 S와 R의 입력 값에 관계없이 클럭 펄스(clock pulse, CP)가 "0"으로 된 상태에는 "0"으로 유지하고 클럭 펄스가 1로 된 기간만 정보가 S와 R 입력으로부터 기본 플립플롭에 도달되도록 허용된다. 클럭부 RS 플립플롭은 S=1, R=0일 때 CP=1이 되면 Q=1로 되는데 이 상태를 세트(set)상태라 한다. 이 상태에서 CP=0이 되더라도 Q값은 바뀌지 않는다. 또한 S=0, R=1일 때 CP=1이면 Q=0으로 되는데 이 상태를 클리어(clear)상태라 한다. 역시 CP=0이 되더라도 Q값은 변하지 않는다. 여기에서 주목할 것은 S=1, R=1일 때 CP=1이라는 상태이다. 이때는 Q=Q=0이 되는 상태가 발생한다. 다음 순간 CP=0이 되면 플립플롭의 상태는 부정 상태로 된다. 즉, 펄스의 하강 모서리에서 기본 플립플롭의 세트 입력과 리세트 입력 중 어느 것이 더 오랫동안 1로 유지되는가에 따라 Q가 "0" 또는 "1"로 된다. 이것이 클럭부 RS플립플롭의 문제점이고 개선할 점이다. S=0, R=0일 때 CP=1이 되면 Q는 이전 상태를 유지한다. 즉, "1"이 출력되고 있었으면 Q=1, "0"이 출력되고 있었으면 Q=0이 된다. 역시 CP=0이 되더라도Q값은 변하지 않는다.

클럭부 RS 플립플롭의 기호는 그림 14-2 (b)와 같고, 입력으로는 S, R, CP를 갖고 있다. CP 입력은 조그마한 삼각형으로 표시하기 때문에 사각형 내부에는 써 넣지 않는다. 이 삼각형은 동적 지시(dynamic indicator)란 기호이며 입력 클럭 펄스가 낮은 전위(0)에서 높은 전위(1)로 변할 때 ()플립플롭이 반응한다는 것을 나타낸다. 플립플롭의 출력은 사각형 안에 Q와 Q로 표기되어 있다. 플립플롭은 비록 Q가 사각형 내에 적혀 있다 하더라도 다른 변수 명을 할당할 수 있다. 이 경우에 선택된 변수 명은 출력선을 따라 사각형 밖에 표기한다. 한 플립플롭의 상태 결정은 그의 정상적인 출력에서 Q의 값을 가지고 결정한다. 정상적인 출력의 보수(반대극성)를 얻고 싶으면 출력에 인버터를 삽입할 필요 없이 출력 Q에서 직접 얻을 수 있다.

그림 14-2 (c)는 플립플롭의 특성표(characteristic table)이다. 이 표에는 플립플롭의 작동이 표 형식으로 요약되어 있다. Q는 주어진 시간에서의 플립플롭의 2진 상태이며(현재 상태라고도 함) S와 R열은 가능한 입력 값을 나타낸다. Q(t+1)은 한 클럭 펄스가 발생된 후의 플립플롭의 상태이다(다음 상태라고도 함).

플립플롭의 특성방정식은 그림 14-2 (d)의 카르노 맵에서 유도한다. 이 방정식은 현재 상태와 입력의 함수로서 다음 상태의 값을 나타낸다. 맵에서 2개의 부정 상태는 "0"이나 "1"중 어느 것으로도 될 수 있기 때문에 X로 표기된다. 관계식 SR=0은 S와 R이 동시에 "1"이 될 수 없다는 것을 나타내는 것으로서 특성 방정식의 일부로 포함시켜야 한다.

실험 과정

1. M-14의 회로-1에서 1c-1e, 1d-1f를 연결하여 그림 14-3과 같이 RS 플릭플롭을 구성한다.

2. 입력 스위치가 ON인 상태를 1, 스위치가 OFF인 상태를 0으로 표기하며, 출력 LED가 켜진 것을 출력 1, 꺼진 것을 0으로 표기한다.

3. 표 14-1에 따라 R, S의 입력을 인가하고, LED-1, LED-2이 점등에 따라 , 의 출력을 기록한다.

tab1 print